verilog 4位二进制计数器仿真下载到fpga上用哪种模式？引脚如何绑定？

Question

如题所述

Answer 1

其实用哪种下载方式都可以，AS可以JTAG也可以，不过你要接对接口和设置对，JTAG比较快点，默认一般也是JTAG的，建议你用JTAG，管脚可以通过Assignments--》Pins来绑定

Answer 2

module simple_counter(clk,button,led);
input clk,button;
output[3:0] led;
wire[3:0] led;
reg[31:0]counter_out;
wire clock;
pll zpll(.inclk0(clk),.c0(clock));
counter_bus_mux zcounter_bus_mux(.data0x(counter_out[26:23]),.data1x(counter_out[24:21]),.sel(button),.result(led));
always@(posedge clock)
begin
counter_out<=#1 counter_out+1;
end
endmodule
可以在QuartusII上编译仿真，如果Assignments->Devices选择cycloneIII EP3C120F780C7，那么 Assignments->Pins,button->PIN_AD7,clk->PIN_AH15,led[0]->PIN_AD15,led[1]->PIN_AE20,
led[2]->PIN_AF18,led[3]->PIN_AD19,绑定好了， 编译，然后用tools->programmer,下载到FPGA板上，就可以了本回答被网友采纳

Answer 3

调试的时候当然是JTAG比较方便。管脚通过管脚指定约束就可以了