verilog FPGA 引脚问题

Question

在verilog中有像单片机那样对引脚赋值的吗？比如说P3=0x80，是对P3.0-P3.7引脚赋值，或者类似的方法？
我的意思是 有没有通过一句语句对多个引脚进行赋值的？

Answer 1

verilog是硬件描述语言，一旦固定了输出值，再也改不了。不过上电复位除外。单片机是用软件去修改RAM的存储单元，所以可以多次反复修改。追问

那有没有通过一句语句对多个引脚进行赋值的？

追答

verilog是硬件描述语言，你老是用软件的思维去想这个问题，恐怕无法沟通。

本回答被网友采纳

Answer 2

假如a是输出管脚，assign a = 1'b1;就行了；假如a是4位数，assign a = 4'b1111就可以了追问

那有没有通过一句语句对多个引脚进行赋值的？

追答

可以啊，
reg[3:0] a ;
assign a = 4'b1111，就是对四个脚置1，你把要赋值的引脚分配给a[0],a[1],a[2],a[3]即可

本回答被提问者采纳

Answer 3

你是上FPGA的板子用吧？
你可以用Verilog赋值给某个信号，然后在Altera或者Xilinx的软件中针对芯片引脚map到该信号上。

Answer 4

可以啊。定义引脚在PIN中做，你只将引脚设为OUTPUT，然后就可以赋值输出了