半导体芯片是不折不扣的高科技产品，然而它的能效真的很低，甚至比不过被淘汰的白炽灯泡。白炽灯泡大约有2%——4%的电能转换为可见光，那么半导体芯片中的CPU有多少电能是消耗在计算上呢？大约只有1%，差不多99%的电能因为漏电，在CPU内都变成了巨大的热量。
大多数人都认为，能跑的马儿也能吃草，所以高性能的CPU高耗能是天经地义，发点热自然也是理所当然，就像汗血宝马跑得快，你还嫌弃人家出汗？但实际情况是，CPU产生的绝大部分热量不是来自于运算，而是来自漏电，是不是有点颠覆三观？
换句话说，我们用巨大的散热风扇，有时甚至动用液氮给CPU降温，其实是在做”无用功“。但”无用功“又不得不做，否则CPU温度过高会挂掉。说到漏电，我们展开一点。
晶体管模型，仅作原理说明用，现在的晶体管（比如FinFET型）其结果复杂度早已高出一个台阶。晶体管的部件有Gate（栅极）、
Oxide (氧化层)、 Source(源极)和Drain（漏极），其中 Oxide
(氧化层)对晶体管能否正常工作至关重要，它的主要作用是绝缘：隔绝栅极和沟道，因为晶体管是通过Gate(栅极)开关沟道，完成CPU运算需要的”0“和”1“状态（没错，机器语言就是用二进位制的0和1写成，所有的程序代码都必须译成0和1，机器才能识别并执行程序）。
而Gate(栅极)开关沟道通过电场进行，即在Gate(栅极)上施加一定电压，初中物理知识告诉我们，有电压就会有电流，如果Oxide
(氧化层)太薄，由于量子隧穿效应，就会形成漏电流。CPU漏电主要有两种：一种是量子隧穿效应带来的Gate(栅极)漏电，即”栅氧化层泄露“（Gate
Oxide Leakage），简单说就是由于绝缘层太薄，电流跑到它不该去的位置；
另一种是漏电是”短沟道效应“（Short Channel
Effect）漏电，本质是晶体管Gate(栅极)长度不断缩小后，晶体管的阈值电压即使下降到零电压时，还有微弱的电流通过，简单说就是晶体管不能完全关闭，这会导致CPU即使是待机时，也会消耗电能，这就是为什么手机、电脑待机也会耗电的原因。
这两种漏电，白白浪费能源也就罢了，关键是它会产生大量热量，导致CPU过热。上面说了，晶体管漏电和
Oxide (氧化层)厚度太薄、Gate(栅极)长度太短有直接关系，而随着芯片上集成的晶体管数目越来越多，其尺寸必然越来越小，表现为Oxide
(氧化层)厚度越来越薄，Gate(栅极)长度越来越短，结果就是晶体管漏电越来越严重。
这么说吧，外行眼里芯片设计就是堆晶体管的数量（毕竟这代表性能），而内行眼里，专业的芯片设计不是关注堆晶体管数量，而是将如何减少漏电（现有材料和技术还没法杜绝漏电）列为头号工作。漏电解决好了，CPU的功耗自然下降，否则就是电炉子（想想某通的一款被称为火龙的芯片）。有时候芯片制造工艺不成熟，也会带来严重的漏电问题，比如被网友花式调侃的台积电。
漏电问题解决的好，是可以被大厂们好好吹一把的，比如英特尔。
简单说吧，摩尔定律是否终结，完全看晶体管漏电问题解决得好不好。换句话说，现在的芯片设计，基本上是在和漏电作斗争，大厂们表面上在比拼工艺、设计，背后其实在PK谁漏电问题解决的好。英特尔在10nm（等同于台积电的7nm）制程上一再跳票，个人猜测大概和漏电拖了后腿有关系。
前面已经说过，那个晶体管模型早就不是当今晶体管的模样，它已经不适应当今先进芯片的设计要求。现在芯片中的晶体管叫FinFET（鱼鳍型晶体管），由加州大学伯克利分校的胡正明教授在1997年发明。
上图是FinFET（鱼鳍型晶体管）模型，在芯片中真实的模样如下图（英特尔CPU中的FinFET（鱼鳍型晶体管），已经过改良），像成排的三明治，不过这些三明治都非常小，一根头发丝截面积上有十几万个。
FinFET（鱼鳍型晶体管）设计的绝妙之处在于，直接在氧化层下制造一个栅极，两边夹上沟道，既提高了晶体管开关速度（芯片性能），又减小了漏电流。具体的制造工艺，这里没法说得更详细深入了，因为是各家秘笈（技术秘密），除非人家自己说，我们猜是猜不到的。
总之，由于有全球最顶级大脑的参与，才能不断解决晶体管的漏电问题，芯片的性能才会不断提升，我们才会用上越来越强大的手机、电脑。最后强调一点，以现有材料和技术，还无法完全根治晶体管漏电问题，所以手机电脑的待机时间、工作时间依然有限。