DDR2 SDRAMï¼Double Data Rate Two SDRAMï¼ï¼ä¸ºåä¿¡é两次åæ¥å¨æéæºååå åãDDR2å åPrefetchåå度æåè³4 bitï¼DDRç两åï¼ï¼DDR2çI/Oé¢çæ¯DDRç2åï¼ä¹å°±æ¯266ã333ã400MHzã举ä¾ï¼æ ¸å¿é¢çåæ ·æ133ï½200MHzçé¢ç²ï¼I/Oé¢çæåçå½±åä¸ï¼æ¤æ¶çDDR2ä¼ è¾éç约为533ï½800 MT/sä¸çï¼ä¹å°±æ¯å¸¸è§çDDR2 533ãDDR2 800çå åè§æ ¼ã
DDR3 SDRAMï¼Double Data Rate Three SDRAMï¼ï¼ä¸ºåä¿¡éä¸æ¬¡åæ¥å¨æéæºååå åãDDR3å åPrefetchæåè³8 bitï¼å³æ¯æ¬¡ä¼åå8 bits为ä¸ç»çæ°æ®ãDDR3ä¼ è¾éçä»äº 800ï½1600 MT/sä¹é´ãæ¤å¤ï¼DDR3 çè§æ ¼è¦æ±å°çµåæ§å¶å¨1.5Vï¼è¾DDR2ç1.8Væ´ä¸ºççµãDDR3ä¹æ°å¢ASRï¼Automatic Self-Refreshï¼ãSRTï¼Self-Refresh Temperatureï¼ç两ç§åè½ï¼è®©å åå¨ä¼ç æ¶ä¹è½å¤éç温度ååå»æ§å¶å¯¹å åé¢ç²çå çµé¢çï¼ä»¥ç¡®ä¿ç³»ç»æ°æ®çå®æ´æ§ã
DDR4 SDRAMï¼Double Data Rate Fourth SDRAMï¼ï¼DDR4æä¾æ¯DDR3/ DDR2æ´ä½çä¾çµçµå1.2V以åæ´é«ç带宽ï¼DDR4çä¼ è¾éçç®åå¯è¾¾2133ï½3200 MT/sãDDR4 æ°å¢äº4 个Bank Group æ°æ®ç»ç设计ï¼å个Bank Groupå ·å¤ç¬ç«å¯å¨æä½è¯»ãåçå¨ä½ç¹æ§ï¼Bank Group æ°æ®ç»å¯å¥ç¨å¤ä»»å¡çè§å¿µæ¥æ³è±¡ï¼äº¦å¯è§£é为DDR4 å¨åä¸é¢çå·¥ä½å¨æå ï¼è³å¤å¯ä»¥å¤ç4 ç¬æ°æ®ï¼æçææ¾å¥½è¿äºDDR3ã å¦å¤DDR4å¢å äºDBIï¼Data Bus Inversionï¼ãCRCï¼Cyclic Redundancy Checkï¼ãCA parityçåè½ï¼è®©DDR4å åå¨æ´å¿«éä¸æ´ççµçåæ¶äº¦è½å¤å¢å¼ºä¿¡å·çå®æ´æ§ãæ¹åæ°æ®ä¼ è¾åå¨åçå¯é æ§ã
çµåï¼1.2/1.35Vçµå带æ¥æ´ä½åè
DDR2ä¸DDR3çåºå«
1ãé»è¾Bankæ°é
drr2 SDRAMä¸æ4Bankå8Bankç设计ï¼ç®çå°±æ¯ä¸ºäºåºå¯¹æªæ¥å¤§å®¹éè¯ççéæ±ãèdrr3å¾å¯è½å°ä»2Gb容éèµ·æ¥ï¼å æ¤èµ·å§çé»è¾Bankå°±æ¯8个ï¼å¦å¤è¿ä¸ºæªæ¥ç16个é»è¾Bankå好äºåå¤ã
2ãå°è£ (Packages)
ç±äºdrr3æ°å¢äºä¸äºåè½ï¼å¨å¼èæ¹é¢ä¼ææå¢å ï¼8bitè¯çéç¨78çFBGAå°è£ ï¼16bitè¯çéç¨96çFBGAå°è£ ï¼èdrr2åæ60/68/84çFBGAå°è£ ä¸ç§è§æ ¼ã并ä¸drr3å¿ é¡»æ¯ç»¿è²å°è£ ï¼ä¸è½å«æä»»ä½æ害ç©è´¨ã
3ãçªåé¿åº¦(BLï¼Burst Length)
ç±äºdrr3çé¢å为8bitï¼æ以çªåä¼ è¾å¨æ(BLï¼Burst Length)ä¹åºå®ä¸º8ï¼è对äºdrr2åæ©æçdrræ¶æçç³»ç»ï¼BL=4ä¹æ¯å¸¸ç¨çï¼drr3为æ¤å¢å äºä¸ä¸ª4-bit Burst Chop(çªåçªå)模å¼ï¼å³ç±ä¸ä¸ªBL=4ç读åæä½å ä¸ä¸ä¸ªBL=4çåå ¥æä½æ¥åæä¸ä¸ªBL=8çæ°æ®çªåä¼ è¾ï¼å±æ¶å¯éè¿A12å°å线æ¥æ§å¶è¿ä¸çªå模å¼ã
4ã寻åæ¶åº(Timing)
å°±ådrr2ä»drr转åèæ¥å延è¿å¨ææ°å¢å ä¸æ ·ï¼drr3çCLå¨æä¹å°æ¯drr2æææé«ãdrr2çCLèå´ä¸è¬å¨2è³5ä¹é´ï¼èdrr3åå¨5è³11ä¹é´ï¼ä¸éå 延è¿(AL)ç设计ä¹ææååãdrr2æ¶ALçèå´æ¯0è³4ï¼èdrr3æ¶ALæä¸ç§é项ï¼åå«æ¯0ãCL-1åCL-2ãå¦å¤ï¼drr3è¿æ°å¢å äºä¸ä¸ªæ¶åºåæ°ââåå ¥å»¶è¿(CWD)ï¼è¿ä¸åæ°å°æ ¹æ®å ·ä½çå·¥ä½é¢çèå®ã
DDR3ä¸DDR4çåºå«
DDR4å åæ¡å¤è§ååææ¾ï¼éææåæ弯æ²ç¶
2.DDR4å åé¢çæåææ¾ï¼å¯è¾¾4266MHz
3.DDR4å å容éæåææ¾ï¼å¯è¾¾128GB
4.DDR4åèææ¾éä½ï¼çµåè¾¾å°1.2Vãçè³æ´ä½
DDR2的I/O频率是DDR的2倍,也就是266、333、400MHz。
DDR3传输速率介于 800~1600 MT/s之间。
DDR4的传输速率目前可达2133~3200 MT/s。
DDR4 新增了4 个Bank Group 数据组的设计,各个Bank Group具备独立启动操作读、写等动作特性,Bank Group 数据组可套用多任务的观念来想象,亦可解释为DDR4 在同一频率工作周期内,至多可以处理4 笔数据,效率明显好过于DDR3。
另外DDR4增加了DBI(Data Bus Inversion)、CRC(Cyclic Redundancy Check)、CA parity等功能,让DDR4内存在更快速与更省电的同时亦能够增强信号的完整性、改善数据传输及储存的可靠性。
与DDR2比较
突发长度(Burst Length,BL):由于DDR3的预取为8bit,所以突发传输周期(Burst Length,BL)也固定为8,而对于DDR2和早期的DDR架构系统,BL=4也是常用的,DDR3为此增加了一个4bitBurst Chop(突发突变)模式,即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A12地址线来控制这一突发模式。
而且需要指出的是,任何突发中断操作都将在DDR3内存中予以禁止,且不予支持,取而代之的是更灵活的突发传输控制(如4bit顺序突发)。
以上内容参考:百度百科-DDR3
本回答被网友采纳这个是DDR3 1333MHz的极限速度,其他同理运算吧
DDR2和DDR4就不清楚了
本回答被网友采纳DDR2的I/O频率是DDR的2倍,也就是266、333、400MHz。
DDR3传输速率介于 800~1600 MT/s之间
DDR4的传输速率目前可达2133~3200 MT/s
本回答被网友采纳ddr2默认667最高1066 ddr3默认1333最高3000 ddr4暂时还没完全上市。默认2133。最高还未确认