verilog的程序写完后，下一步怎么做？什么软件比较好进行编译和仿真？

Question

如题所述

Answer 1

1步、写测试平台在modesim里面仿真。
2步、仿真通过后如果是做FPGA的话，直接在QUARTUS II里综合一下就可以下载到FPGA里了。
3、如果需要做ASIC的话需要用到DC综合，然后放到后端工具中自动布局布线生成版图，投片。
当然，综合后和自动布局布线后你可以做一个后仿真，将你的延时信息提取出来后在放到modesim里面仿真。
4、编译和仿真最好的工具就是modesim，它最大的优点是速度快，仿真精度也高。但是其编译较宽松，很多错误无法发现。我现在做项目时一般modesim做初级编译，然后用quartus ii做最终编译，如果这样能过的话，你的设计就没错误了。仿真仅用modesim也会产生问题，就是你测试一般无法产生覆盖面100%的激励，所以仿真通过后再下载到FPGA中进行原型验证下，如果FPGA能过得话，你的设计逻辑也就基本满足要求了。

Answer 2

程序写完后编译，仿真，综合等。如果是个人电脑，就用modelsim吧

Answer 3

Quartus II 9.0 (32-Bit)

Answer 4

xilinx ISE