下拉电阻是串接电阻后接地，目的是把该点的电压拉低..也可以说可以提高端口的灌电流能力。
需要用到上拉电阻和下拉电阻的情况还蛮多的，画图比较麻烦。
上拉电阻：就是从电源高电平引出的电阻接到输出
1，如果电平用oc(集电极开路，ttl)或od(漏极开路，coms)输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。
2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量，把电平“拉高”。（就是并一个电阻在ic内部的上拉电阻上，让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。
需要注意的是，上拉电阻太大会引起输出电平的延迟。（rc延时）
一般cmos门电路输出不能给它悬空，都是接上拉电阻设定成高电平。
下拉电阻：和上拉电阻的原理差不多，只是拉到gnd去而已。那样电平就会被拉低。下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
温馨提示：答案为网友推荐，仅供参考