77问答网
所有问题
FPGA:TLC549如何采集方波信号，算出幅度，要Verilog HDL的
要用TLC549采集方波信号，并算出幅度，谁能给Verilog HDL的代码看下，不知道怎么弄？谢谢各位了。
举报该问题
推荐答案 2012-12-15
代码估计是没有人给你的。我可以给你个思路 FPGA控制AD采样就会得到电压值。好好看看时序图，没有什么难的。刚开始学都是这样的看看芯片工作时序然后试着去写写，祝你好运。
温馨提示：答案为网友推荐，仅供参考
当前网址：
http://77.wendadaohang.com/zd/IvWvIIGI8.html
相似回答
Error (10170)
:
Verilog
HDL
syntax error at
TLC549
.v(45) near tex...
答：
begin n_st<=s1;temp<=0;end else begin temp<=temp+1;c_st<=s0;end 这里少了一个end,
...实现将25M晶振频率分频为1HZ的
信号,
求
Verilog
HDL
完整程序
答：
input clk25M; //输入24MHz，输出1Hz output reg clkout;integer A=0; //计数器 always@(posedge clk10M)if(A<=12500000)A<=A+1; //计数器每记到12.5M，clk翻转一次 else begin clkout<=~clkout;A<=0;end endmodule
HDL
输入
信号
50MHz,需分频输出4Hz,代码及测试文件
怎么
实现?
答：
要实现将50MHz的输入
信号
分频输出4Hz，可以使用
HDL
语言（如
Verilog
或VHDL）编写代码来实现。下面是一个简单的Verilog代码示例，实现了将50MHz的输入信号分频输出4Hz的功能：module divider( input clk_in, output clk_out); reg [19:0] counter; always @(posedge clk_in) begin counter <...
用
Verilog
HDL
设计
FPGA
芯片。在4位数码管上从0000~9999环计数。按下K...
答：
1）输入
采集，
就是键盘的输入驱动，需要去抖动，按键反应灵敏，准确无误。如不会按键一次，而识别为多次。2）输出显示，数码管显示驱动，将接收的十进制数显示。3）加减
计算，
可采用4个4bit计数器分别表示每一位，这样不需做十六进制到十进制的转换。4）时钟选择，根据所选时钟计算K6键选择后多长时间...
请问
如何
用
verilog
hdl
编写频率可调的脉冲
信号
答：
但是这样做的话，只能得到50%占空比的脉冲。用于伺服电机，脉冲应该也是可变的才对。这时候再加一个计数器count2，两个计数器同时计数，一个代表正脉宽，另一个代表负脉宽，调节两个计数器的大小就可以实现频率、脉冲同时可变了。具体方法：1、当保持count+count2值不变时，则频率不变，调节count和...
各位大哥大姐,我现在有个
verilog
hdl
方面的难题,希望大家能够帮助我。不...
答：
你看图可以知道很类似SPI嘛，像datain数据传输是时钟上升沿放数据，下降沿读数据，像AD模块，发出去命令后，模块会把
采集的
数据发回来，那么通过
信号
线datain先发出去可能16位的数据，每一位是在上升沿写入，模块会自动在下降沿提取这不用咱操心，命令发送过程中，dataout一直是高电平或者根据硬件不同...
用
FPGA
给AD和DA编程的一些问题(
verilog
)
答：
。你只要记住
，FPGA
里面的输入输出都是以
FPGA的
芯片为第一人称来讲的。只要记住就可以了。。通俗讲就是芯片内部往外输出
信号
就是output，外面的信号往芯片内部输入就是input。举个例子，你的主时钟50MHZ，是在芯片外面的晶振把信号输入进来，所以clk就是input。外围的ic器件的分析都是一样的。。
大家正在搜
三角波的输出幅度是否可以超过方波
方波信号的幅度和峰峰值
555输出方波幅度怎么调节
自带方波信号的产生
方波信号的产生原理
方波信号的一个周期怎么分
方波信号 频域
怎样产生一个方波幅度可调
方波幅度含义
相关问题
用FPGA控制TLC5620产生方波信号，下降沿失真
用FPGA给AD和DA编程的一些问题（verilog）
FPGA已经实现了操纵传感器读数，如何实现ram存储？
Error (10170): Verilog HDL syn...
FPGA的Verilog语言中ADC时钟计数器全能控制 是什...
本人设计是基于fpga的高速采集系统 用8位模数转换器以fp...