触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。1.基本RS触发器图1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称为置“1”端，因为 =0时触发器被置“1”；为置“0”端，因为=0时触发器被置“0”。当==1时状态保持，当==0时为不定状态，应当避免这种状态。基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。 图1 二与非门组成的基本RS触发器（a）逻辑图 (b) 逻辑符号基本RS触发器的逻辑符号见图1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。 2、 JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图2所示；JK触发器的状态方程为： 图2 JK触发器的引脚逻辑图其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。和为两个互补输入端。通常把=0、=1的状态定为触发器“0”状态；而把=1，=0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄存器和计数器。3、 T触发器在JK触发器的状态方程中，令J=K=T则变换为： 这就是T触发器的特性方程。由上式有：当T=1时，; 当T=0时，即当T=1时，为翻转状态；当T=0时，为保持状态。4、 D触发器在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为： 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多型号可供各种用途的需要而选用。如双D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174，CC14174），八D（74LS374）等。图3为双D（74LS74）的引脚排列图。图3 74LS74的引脚排列图5、 触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但是可以利用转换的方法获得具有其它功能的触发器。三. 实验内容：1、对D触发器（7474）和JK触发器（74112）分别写出特征方程、进行波形仿真并掌握PRN和CLRN的用法、下载到实验箱验证并掌握脉冲信号的获取。2、用与非门组成一个同步T触发器；画出电路测试图；写出特征方程，并对其进行逻辑功能仿真和下载验证；分析它的逻辑功能和特点。3、将D触发器转换成JK触发器（用7474和门电路实现74112的功能）4、将JK触发器转换成D触发器（可用74112实现D触发器的功能）。5、将T触发器→JK触发器（用TFF和门电路实现JKFF的功能） 四、实验步骤： 1、 画出电路测试图；2、 进行仿真；3、 延时分析；五、 实验结果：1对D触发器（7474）和JK触发器（74112）分别写出特征方程、进行波形仿真并掌握PRN和CLRN的用法① 电路测试图D触发器 特征方程：Q*=DJK触发器 特征方程：Q*=JQ’+ QK’② 仿真波形：D触发器JK触发器下载:
http://www.namipan.com/d/805f51259d00a38bf9edfcfbf184069681759b6b00aa1100