时序收敛是什么意思

如题所述

    时序收敛

    时序收敛(英语:Timingclosure)是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中,调整、修改设计,从而使得所设计的电路满足时序要求的过程。为了完成上述过程,工程师常常需要在电子设计自动化工具辅助下工作。“时序收敛”一词有时也用于表达这些要求最终被满足的状态。

温馨提示:答案为网友推荐,仅供参考
第1个回答  2016-12-26
通俗地讲,就是满足设计时序要求,即电路能在要求频率下正常工作。
集成电路设计中的时序收敛一般指前后端设计时序一致。即前端给出的网表能运行在多少频率,后端完成布局后电路也能运行到该频率。主要原因是前端综合或时序分析时没有精确的线和CELL延迟信息,这样就容易造成和布局后的时序不收敛。随着工艺的进步,线延迟占主导地位,时序收敛问题越来越严重。根本的解决方法是前后端的设计流程整合起来,如PC(物理综合)等工具能较好解决此问题。
第2个回答  2019-11-14
相似回答