时序逻辑电路有以下3种:
1、时序逻辑电路的设计(一)
下图的时序逻辑电路是:设计一个串行数据检测器,对它的要求是:连续输入3个或3个以上的1时输出为1,其他输入情况下输出为0。
2、时序逻辑电路的设计(二)
下图的时序逻辑电路是:试用JK触发器和门电路设计一个同步七进制计数器。
3、时序逻辑电路的设计(三)
下图的时序逻辑电路是:设计一“011”序列检测器,每当输入011码时,对应最后一个1,电路输出为1。
扩展资料:
时序逻辑电路的特点:
1、功能特点:电路在某采样周期内的稳态输出Y(n),不仅取决于该采样周期内的“即刻输入X(n)”,而且还与电路原来的状态Q(n)有关。(通常Q(n)记录了以前若干周期内的输入情况)
2、结构特点:除含有组合电路外,时序电路必须含有存储信息的有记忆能力的电路:触发器、寄存器、计数器等。
3、信号衰减和畸变:长的并行总线和控制线可能会发生交互串扰和传输线故障,表现为相邻的信号线出现尖峰脉冲(交互串扰),或驱动线上形成减幅振荡(相当于逻辑电平的多次转换),从而可能加入错误数据或控制信号。发生信号衰减的可能原因比较多,常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI),导致信号畸变,引起电路的功能紊乱。