数字电路

试设计一个“三人多数表决器”的逻辑电路。当表决对事件同意时，表决器输入端为1；表决对事件不同意时，表决器输入端为0；当多数人对事件表决同意时，表决器输出端为1；当多数人对事件表决不同意时，表决器输出端为0；
求：1.列出真值表
2.由真值表画出卡若图
3.由卡罗图写出最简表达式
4.由最简表达式画出逻辑电路图
在线等……也可发送到我邮箱[email protected]