【数字电子技术基础】一点关于SR锁存器的基础问题

【数字电子技术基础】一点关于SR锁存器的基础问题请问SR锁存器的特性表怎么看呢？比如在画由与非门组成的SR锁存器的波形图的时候，输入端SD'=1，RD'=0，那输出端Q应该等于1还是等于0呢？
谢谢大神们:D

举报该问题

第1个回答 2017-05-28

有真值表你都看不懂吗；
Q是原状态，Q°是在 S、R 作用下的新状态，看 Q° 就是了；本回答被提问者和网友采纳

相似回答

数字电路问题。如图,SR锁存器?答：SR锁存器的功能保持，置位0，置位1。高电平1有效触发，对1敏感。当S=1，R=0时，Q=1，Q*=0，再回到SR都是零的以后，Q和Q*状态保持不变

d锁存器改进了sr锁存器什么问题答：输入端不能同时有效的问题。SR锁存器存在亚稳态特性，为输入端不能同时有效的约束条件，从而进行改进，改进的结构就是D锁存器。锁存器是电平触发的存储单元。

数字电子技术的问题答：应该这样说：触发器（包括锁存器）有两个互补的输出端Q和Q'，以Q端状态表示触发器的状态。当输入S和R同为有效电平（对于与非门型SR锁存器，S'和R'同为“0”）时，输出Q和Q'均为“1”（这是由自身电路结构决定的），即Q和Q'状态不是互补的了，此时触发器的状态就无法描述，并且S和R同变为...

关于数电SR锁存器,求讲解Q和Q'应该怎么确定?答：复位后状态为0的输出端就是Q，另一端就是Q'。

求问这个图实现的原理答：此外，若电路图中芯片74LS161连接+5V的引脚全部悬空，应能判别其引脚的电平特性】ii. 左边的74LS00是一个用两个与非门组成的SR锁存器。由于其输入引脚4、10（低电平有效）分别与A和B连通，而此电路中A与B只能是相反的电平，故其输出引脚只有两种情况：1和0【当SR锁存器输入引脚4（置位引脚）为...

"数字电子技术基础"考研难点问题详解与习题攻略答：3.10 包含电路特性参数计算、工作区判断、逻辑功能分析等，提升实践能力。3-5部分继续深入，组合逻辑电路、锁存器解发器和时序逻辑电路，理论与实践并重。6-9涵盖存储器、可编程器件、波形处理和转换，以及模拟与数字电子技术的结合。最后，考试指南包括本科和研究生入学考试试卷及答案，助你备考无遗漏。

关于sr锁存器特性表。急!答：你好，可能你对特性表理解有误，表中Q是指Qn（原态），Q*是指Qn+1（次态），也就是说Qn+1是Qn的下一个时刻的状态，而不是你想的Q非，所以当SD=1 RD=0时，正如你说的原态Q有1或0两个值，都会变换成Q*都是1的值。

大家正在搜

数字电子技术基础重点数字电子技术基础张锁良答案数字电子技术基础沈任元数字电子技术基础阎石数字电子技术基础第五版数字电子技术基础知识数字电子技术基础怎么学数字电子技术基础第四版阎石数字电子技术基础杨颂华答案

厦门理工学院的微电子科学与工程怎样

北京理工的电子信息工程专业考研要考哪些科目？

大连理工电路与系统专业

理工科有什么专业，我比较偏向电子电路之类的，以后有什么出路，...

南理工电路与系统考研

学的电子信息工程专业，考研考什么专业啊

哈理工的电气工程及其自动化专业方向改选哪个？

安徽理工大学电气研究生考试专业课电路的考试大纲和真题