77问答网
所有问题
当前搜索:
fpga双向io读写
fpga 的
cyclone3.3V
IO
口可否直接与ad809连接?求真相。
答:
AD809输入使用的是ECL/PECL、CMOS/TTL,输出使用的是ECL/PECL ECL/PECL是差分电平,需要连接到Cyclone芯片的差分对
IO
上,可以将FPGA差分IO设置成LVDS电平。AD809的差分IO和
FPGA的
差分IO连接时要注意电阻的匹配,可以参考文章 http://blog.ednchina.com/coyoo/274178/message.aspx 对于CMOS/TTL输入,直接...
FPGA的IO
高电平是3.3V能直接控制L298N嘛?
答:
理论上可以的,L298N的数据手册上说VH只要大于2.3V就可以了。但一般不这样用,你想想去驱动步进电机,地上多大的地弹,最好还是采用光耦隔离。
FPGA中
,一个信号(如时钟信号)通过多个引脚输出,需不需要增强信号?_百度...
答:
一个信号通过多个IO管脚输出时,这个内部信号一般是从LUT或者寄存器输出,去驱动IOB里面的OBUF。对于CMOS电路,一路信号驱动多个OBUF是不会有任何问题的,不需要做什么增强的动作。即使是从IOB出去的信号,
FPGA的IO
B驱动能力也相当强,最大灌电流能到12mA,甚至24mA。
FPGA的
芯片EP2C50有8个bank,是不是每个都相同的,引脚有什么规律的_百度...
答:
只所以把IO分成几个bank, 是因为
FPGA的IO
兼容很多单端和双端的IO电平标准,而很多电平标准时参考电压的,在一个bank里大家共享一个参考电压。所以从设计者的角度,每个bank是一样的,而从应用者的角度,你可以不同,根据你的需要。但是一般每个bank都只能共享一种参考电压。引脚规律需要参考具体的数据...
关于的Xilinx
FPGA的
回读配置位的功能应该如何实现?
答:
回读配置位要看你是采用哪种方式配置的,通过JTAG下载也就可以再通过JTAG口读回来。如果是通过CPU控制下载,也是可以通过CPU回读回来。如果是写进Block RAM里面的数据,要看是是通过
FPGA的IO写
进去的还是初始的配置数据。通过IO口写进去的数据还是通过IO口都回来,这个肯定是有外部CPU来控制的。这两种回...
FPGA
3. 3V
的IO
口,可以用作1. 8V的吗?
答:
1. 只作为输入没问题,2. 用OC模式或者高阻模式外面上拉到1.8v,输出0就是0,不驱动就是1,这样做支持的边沿速率比较低,不适合高速信号.
...要对单片机
IO
口进行扩展,要求扩展后是
双向
的,大家帮忙看看,有什么好...
答:
如果I/O不多三极管可以了,I/O口控制三极管选通输出(饱和状态输出,截止状态输入)列;控制8位7段数码管动态扫描,8位输入口。(合计16个I/O口)P1口是7段数码管段口输出,与8位输入口:(跑完8位7段数码管输出程把P2口三极管截止,在跑8位输入口,循环程序就可以了,输入口设计:开关两端,...
arm能与多块
fpga
通信么?怎样通信呢?
答:
ARM核一般集成在一个SOC芯片内。SOC芯片一般都会有片上总线,通过片上总线的转接,可以出多个接口到外部。因此,ARM时能够与多个
FPGA
通讯的。至于通讯的方法,可以有多种。最简单的时Local Bus(占用
IO
管教较多),直接地址映射;也可以通过SerDes,PCI-E或SRIO等。低速的可以用I2C等。看具体应用。
FPGA
里面的Row I/O和column I/O是不是这意思 ?
答:
小伙,你的理解是正确的啊~我再给你个官方的回答:Column I/O banks refer to the top and bottom I/O banks (also referred to as vertical) and row I/O banks refer to side (left and right, or horizontal) I/O banks in Altera® devices.You can refer to each device ...
fpga的io
问题
答:
第一次听说
IO
“片上终端”这么高大上的名字,估计指每个IO口输出端哪些寄存器连接方式,比如说上拉,下拉,锁存,差分,保持,这些IO输出方式。零保持时间,就是你内部输出的信号是啥样,输出到管脚的信号就是啥样,PCI接口中有3.3V,5V区别的,输入时可以加个二极管上拉到电源,来兼容3.3V和5V的...
<涓婁竴椤
1
2
3
4
5
6
7
8
9
10
涓嬩竴椤
灏鹃〉
其他人还搜
fpga读写ddr2
fpga读写寄存器的速度
fpga芯片bank中io介绍
fpga芯片bank中io命名T
fpga的io可以当地吗
fpga的io口
fpga io口输出阻抗
fpga的io烧坏
fpga的io被击穿